Spartan-3E与LVDS串口输出的高速ADC的连接

时间：10-02 整理：3721RD 点击：

刚接触FPGA，很多地方都不懂。我现在要用一个高速ADC与FPGA连接，ADC的输出数据格式是LVDS串行输出的，网上查阅资料发现，FPGA中需要有一个SelectIO串转并的转换器，配置成ISERDESE2原语，实在不懂，有没有大神用过Spartan-3E的FPGA，这个FPGA可以接LVDS串行输出的ADC吗?恳求解惑！

上一篇：Xilinx官网下载VIVADO，登录拒绝，该怎么下？
下一篇：DDR3初始化失败

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器