请教SDK无法加载zynq7 bit文件
时间：10-02
整理：3721RD
点击：
zynq7用vivado设计完，生成bit文件后，export到SDK中，在SDK中加载bit文件，PL部分好像不运行，具体如下
软硬件环境:xilinx zc706开发板（器件为zynq7045）；vivado 2014.1；sdk2014.1；板载集成jtag调试器。
jtag采用串行模式，同时能调试ps和pl部分，
boot mode设置为00000，即jtag启动模式
开发过程如下
过程一，定制ps，把能去的外设全部去掉，只留FCLK0作为PL的时钟。PL部分用FCLK0作为时钟驱动一个计数器1，控制led1周期性闪烁。生成bit文件，导出到SDK。sdk中建立一个空工程，简单写了个main函数，编译完。用sdk的xilinx—program fpga，program done指示灯由红变绿，没有报错。led1不闪。debug运行 ps部分，能看出ps代码在运行。
过程二，按上面设计，给PL部分增加一个时钟clk2（板载200M时钟连至PL部分），用clk2驱动计数器2控制led2闪烁。led1按原来。按过程一再试了把，俩灯都不闪。于是用vivado界面加载bit文件，发现只有led2闪烁。
综上，感觉用sdk加载时ps运行pl不运行，vivado加载bit时pl运行，但貌似没有fclk0时钟，鼓捣了好久了
软硬件环境:xilinx zc706开发板（器件为zynq7045）；vivado 2014.1；sdk2014.1；板载集成jtag调试器。
jtag采用串行模式，同时能调试ps和pl部分，
boot mode设置为00000，即jtag启动模式
开发过程如下
过程一，定制ps，把能去的外设全部去掉，只留FCLK0作为PL的时钟。PL部分用FCLK0作为时钟驱动一个计数器1，控制led1周期性闪烁。生成bit文件，导出到SDK。sdk中建立一个空工程，简单写了个main函数，编译完。用sdk的xilinx—program fpga，program done指示灯由红变绿，没有报错。led1不闪。debug运行 ps部分，能看出ps代码在运行。
过程二，按上面设计，给PL部分增加一个时钟clk2（板载200M时钟连至PL部分），用clk2驱动计数器2控制led2闪烁。led1按原来。按过程一再试了把，俩灯都不闪。于是用vivado界面加载bit文件，发现只有led2闪烁。
综上，感觉用sdk加载时ps运行pl不运行，vivado加载bit时pl运行，但貌似没有fclk0时钟，鼓捣了好久了