• · virtex5 readback crc功能不理解，求解释11-27
• · matlab 任意波形发生器11-27
• · 帮忙看一下这两个warning有没有影响11-27
• · sigma-delta modulator11-27
• · 用Verilog生成指定范围的随机数的可综合逻辑11-27
• · chipscope14.7 无法连接 但IMPACT烧写正常11-27
• · 关于sdc约束的小问题11-27
• · 内部配置访问接口 (ICAP) 具体是个什么东东呢？11-27
• · 海思与兆易offer比较11-27
• · Mentor Graphics ModelSim SE 10.411-27
• · 关于cpld中的复位问题11-27
• · 关于Vivado的SDK program FPGA failed11-27
• · synplify2015在technical view中查看clock tree时崩溃11-27
• · 关于Vivado2015.2 和ISE14.711-27
• · rhel6.5+Verdi11 64bit仿真11-27
• · ISE14.4加上CDC文件，编译后报如下错误，咋办啊？11-27
• · rapidio 1.7仿真问题求助11-27
• · FPGA入门心得11-27
• · SD卡，FPGA调试，SD4线模式，前面的初始化都是对的。数据提前出来，请看图。11-27
• · vcs 2009.12在ubuntu 10.04 64bit下缺少库文件？11-27
• · 求最新Verdi3及完全破解11-27
• · Emacs verilog AUTOINST & parameter问题11-27
• · 使用Debussy的疑难问题11-27
• · FIE滤波器信号源问题11-27
• · 最近在做pcie，不知道怎么仿真IP核生成的例子11-27