关于Vivado的SDK program FPGA failed

时间：10-02 整理：3721RD 点击：

最近由于项目FPGA验证，使用了一块V7的fpga，因为需要烧写FLASH，故使用vivado做了一个EDK工程，然后启动SDK，但是sdk在program FPGA的时候失败了，即使是使用bootloop.elf下载也是失败，但是使用vivado做的EDK工程下载是没有问题的，请问该怎么解决，跪求。信息见图片

上一篇：synplify2015在technical view中查看clock tree时崩溃
下一篇：关于cpld中的复位问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器