微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于cpld中的复位问题

关于cpld中的复位问题

时间:10-02 整理:3721RD 点击:
最近在做一个max v的软件设计,但是硬件部分没有复位端,我查询用户手册时看到芯片有一个全局复位端口,(低电平时所有寄存器清零,高电平时寄存器处于可编程状态)但硬件上处于空置的状态。我想问问程序中的复位该怎么写,如果不写复位的话,我仿真时输出都是些不定态X。
     求各位大神解惑!

有可能状态不确定,要写程序。不是硬件复位



   你是说硬件上不用额外加东西,软件直接写吗?又该怎么写了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top