• · 请教：synopsys DC综合工具 为什么每次都需要加载次license 才能运行dc 和dv11-27
• · xilinx ise12.4创建IP核失败11-27
• · 请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？11-27
• · 论坛中的曙光培训11-27
• · 请问set_output_delay与network_delay的关系11-27
• · 求助，ISE 10.1布线不通过11-27
• · synplify+ise 如何综合出保留原有module层次结构的网表11-27
• · vivado时序约束求教11-27
• · 寄存器本来可以写1后自动回0,加进去其他IP后，就无法回011-27
• · formality问题求助！11-27
• · 谁用过C或者Matlab直接转成Verilog的功能？11-27
• · 八段数码管计数verilog代码求助11-27
• · 一个诡异的仿真错误11-27
• · 51 IP核DC综合求助11-27
• · modelsim安装出错11-27
• · Xilinx PCI IP核的使用11-27
• · 关于regmodel的mirror功能的使用11-27
• · Actel FPGA下载器问题？11-27
• · DSP48E核乘以小数该怎么截位操作11-27
• · XILINX MIG 问题11-27
• · dc约束--delay clock11-27
• · 关于ISE的编译的一个错误19811-27
• · DDR2控制器，时序约束错误，哪位大神能帮帮忙？11-27
• · ise综合报告11-27
• · 请问大神们，ln函数在Verilog里面可以用什么函数近似啊？11-27