• · vivado 的调试工具ILA抓到的波形可以保存，并在以后打开吗？11-27
• · 求助，altera fpga对内部信号直接用内部PLL倍频，该怎么做11-27
• · Verilog编写代码问题，求教！11-27
• · 哪位大神看看这个FPGA里边电路工作原理是什么样的11-27
• · 求助：RGB转HSI公式用Verilog写的问题？11-27
• · 关于数字预失真中信号的噪声处理11-27
• · 新手求助ISE13 问题11-27
• · 后端LEF文件中 RECT 后面四个坐标分别指什么？11-27
• · 库文件求助分享11-27
• · 关于VHDL语言 综合 的一个小问题，求助11-27
• · 用QSYS生成时只有时钟脚和复位脚？11-27
• · 谁有Spaatan6的GTP学习资料11-27
• · 关于时钟原语的问题11-27
• · 关于GTX时钟的问题11-27
• · FPGA如何加速数据中心11-27
• · 建议设立新板块11-27
• · 用什么软件进行故障模拟？11-27
• · ASIC的时钟主频最高可以到多少？11-27
• · ISE13.2版本下不能查看工程的电路结构图11-27
• · 用modelsim仿真锁相环时无法出现正弦波，不知道是怎么回事？11-27
• · PTPX进行功耗分析，为什么switching power比internal power小那么多11-27
• · 求教关于门级提参后仿问题11-27
• · xilinx PCIe 启动DMA传输死机问题11-27
• · 为什么vcs path coverage 需要加lca11-27
• · 关于功耗分析11-27