• · 各位大侠求助，关于MCU的面积11-27
• · Modelsim仿真不了quartus v13生成的DDR2接口IP核ALTMEMPHY11-27
• · 请教时序约束11-27
• · synplify调用ise时出错11-27
• · MIG 生成的DDR3 模型仿真问题求助11-27
• · 请问初入公司一般怎样培训FPGA工程师？11-27
• · 如何加快cache初始化速度11-27
• · @（posedge clk）不是等待clk上升沿到达的意思吗？11-27
• · 有人跑通过openrisc 1200没？11-27
• · 关于altera DDR3 UNIphy IP的一个问题11-27
• · 关于sv和verilog assign语法的一处兼容性的问题11-27
• · PCIe设备的奇怪现象，求大虾指点11-27
• · 有一个问题，VHDL在同一个process里面可不可以写两个状态机11-27
• · 请问一个关于生成格雷码的问题11-27
• · FPGA转ic前端设计都需要学习什么11-27
• · Diamond工具提示the port doesn't exist in the design怎么解决？11-27
• · vcs仿真遇到的问题11-27
• · 编写eeprom读写的一个小问题11-27
• · 老板让用Modelsim仿真模拟电路，大家觉得靠谱吗？11-27
• · 咨询一下ARM mali400换算成FPGA资源多大11-27
• · 综合OpenSPARC T1, DC就崩溃了。11-27
• · 综合问题11-27
• · 数字矩阵方案11-27
• · 关于FPGA的设计思想讨论-流水线11-27
• · DC关于模块参数调用的问题，请大牛来帮忙，谢啦11-27