微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 综合问题

综合问题

时间:10-02 整理:3721RD 点击:
一个大设计,有些模块需要速度优先,有些模块需要面积优先,综合时可以分开设定吗?

同想问一下,好像在steve kilts的advanced fpga design architecture,implementation,and optimization上看到过可以分块综合但是没说怎么实现,可不可以使用不同的约束策略。

vivado支持吗

对设计进行分区,也可以进行锁定;
或者可以单独建立工程,单独进行各自的优化;前提是各个模块独立性要很强

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top