微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于altera DDR3 UNIphy IP的一个问题

关于altera DDR3 UNIphy IP的一个问题

时间:10-02 整理:3721RD 点击:
使用例程上板调试,初始化不成功,只有一对bank pass,其他的问题都是 write calibration-per-bit write skew failure guaranteed read failure。

现在在找问题,除了IP自带的sdc,我还应该进行哪些时序约束。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top