• · ARM/龙芯/多发射ppt/流水线设计/处理器设计ppt全在这里11-27
• · 给兄弟们发些电子制作，diy,fpga等的资源！巨好哦。11-27
• · ISE编译错误ERROR:Pack:19811-27
• · Modelsim里怎么生成vcd文件 我十分迷惑11-27
• · DC怎么用啊？之前的代码和仿真是用Synopsys的Leda和VCS吗？11-27
• · 关于CentOS 5.5下SCL和DC的安装问题！11-27
• · 在同一块FPGA芯片上能下载多个bit文件吗？11-27
• · 请教 aurora问题，丢数据11-27
• · DC综合后的Timing Violation11-27
• · Kintex7 Virtex 7 Virtex6之SGMII over LVDS11-27
• · 怎么导出modelsim的波形数据呢11-27
• · DDR2的使用问题11-27
• · verilog的testbench如何dump VHDL的波形11-27
• · Debussy53v9_nt的FTP11-27
• · 上周笔试碰到的一个题目，各位帮忙给我解答一下11-27
• · XilinxFPGA中IBUF和OBUF的延迟是否可以忽略不计？11-27
• · Xilinx Simple Dual-port BRAM仿真问题11-27
• · iic verilog 代码的存储器声明求助11-27
• · 请教高手：TSMC 180数字library前缀fb/fe/fx的含义11-27
• · 同步多时钟综合问题11-27
• · 关于XIlinx可以使用的MCU型号的问题11-27
• · 求sram设计方法？11-27
• · 关于ISE的文本编辑器11-27
• · xilinx ise的chipcore抓取信号问题11-27
• · 推荐用TCL在fpga中的使用11-27