微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 上周笔试碰到的一个题目,各位帮忙给我解答一下

上周笔试碰到的一个题目,各位帮忙给我解答一下

时间:10-02 整理:3721RD 点击:



请问各位,这道题目怎么解答啊,实现什么功能啊?

没人理我啊

x--->|^|--->y--->y(-1)--->y(-2)--->y(-3)---
          |                                                        |
          ---------------------------------------------
应该这样把。功能的话还真不知道,接触的少,不过等式两边同时异或data_out[n-3],等式变为data_in[n]=data_out[n]^data_out[n-3],也许是加密把,至少可以从输出还原出输入。

不明白

多谢楼上的解答,但还是不怎么明白,有哪位能再分析的细致点吗?

多简单的题目,延时3个时钟周期的数据与之前的数据进行异或操作输出

第2小题不是很明白题意啊,如果只是在第一题基础上,单线改总线的话未免太简单了。
不然的话,不明白[2:0]这3条线互相是什么关系。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top