XilinxFPGA中IBUF和OBUF的延迟是否可以忽略不计？

datasheet里面有具体延迟

   对啊

为什么可以忽略不计?

还有啊，你知道sparten6 最高能工作在多少频率吗?  我看datasheet里面 PLL最高可以输出400MHz来提供给BUFGMUX，而能提供给BUFPLL的是1080MHZ（原文是 PLL Max Frequency for BUFPLL），是不是就是说sparten最高工作频率就是400MHz了?

    这是理论上的，如果你的设计有 DSP  RAM  这些资源的速度也有上限，设计者自己的逻辑更是如此。

   OBUF语句作用是什么呢?

   分器件类型吧，-2C的只能到333Mhz

计不计是跟你端口信号工作频率有关，频率高就得计，低的话可以不计。