推荐用TCL在fpga中的使用
时间：10-02
整理：3721RD
点击：
fpga很多时候是零散的源码，目录很多，文件也很杂。为了有效的管理使用 tcl脚本建立工程。
个人认为非常重要的功能：
1. 能搜索当前目录下的所有源码及路径 (tcl代码自动搜索当前目录下的所有符合条件的文件类型，并保存其路径)
（人工加源码文件到工程是一项非常麻烦的事情，如果目录非常多，反复找文件浪费体力）
2. 通过tcl 产生 ISE (*.xise)、PlanAhead、Vivado 的工程项目，并结合第1个自动完成代码的添加。
(结合以上2步，我们只需要把源码放在一个目录下就可以了，不管子目录代码如何多，都能自动建立工程)
3. tcl 建立编译脚本。 (这个在vivado中已经有参考，很容易弄)
那些用Altera的童鞋，也能采用此方法。
**** 本方法已经用tcl实现了，非常方便高效。************** 本文只提供想法，具体自行实施
个人认为非常重要的功能：
1. 能搜索当前目录下的所有源码及路径 (tcl代码自动搜索当前目录下的所有符合条件的文件类型，并保存其路径)
（人工加源码文件到工程是一项非常麻烦的事情，如果目录非常多，反复找文件浪费体力）
2. 通过tcl 产生 ISE (*.xise)、PlanAhead、Vivado 的工程项目，并结合第1个自动完成代码的添加。
(结合以上2步，我们只需要把源码放在一个目录下就可以了，不管子目录代码如何多，都能自动建立工程)
3. tcl 建立编译脚本。 (这个在vivado中已经有参考，很容易弄)
那些用Altera的童鞋，也能采用此方法。
**** 本方法已经用tcl实现了，非常方便高效。************** 本文只提供想法，具体自行实施
感谢分享
感谢小编分享
不错，学习下
顶一下
谢谢分享，学习了
感谢分享