• · zynq 设计的一个问题。11-27
• · 请问一下大神们，我想用Verilog写个三极管，但是编译老是出现这个错误。11-27
• · DDR3问题求助11-27
• · ncverilog问题11-27
• · Xilinx MIG v1.7 DDR3控制器调试时遇到问题，求解答11-27
• · 关于在VCS 中生成fsdb文件，也就是用verdi来调试的文件按11-27
• · altera ip核仿真问题11-27
• · NAND FLASH ECC11-27
• · 请问 multicycle path 数值怎么确定11-27
• · DSP builder advanced不能用11-27
• · 大家更喜欢CMOS接口还是LVDS接口11-27
• · 高速AD/DA接口11-27
• · xdc 移植到 ucf，求教！11-27
• · synplify在综合的时候出现的问题11-27
• · 关于SYNPLFY编译的一个报错的疑问11-27
• · 请教各位高手 怎么用FPGA 实现HDB3编码 忘知道的告之 3Q (无内容)11-27
• · 在ubuntu下安装systemc到问题11-27
• · 一个不小心导致的隐秘的组合逻辑环11-27
• · DDR的预取技术11-27
• · Synopsys VCS后仿真11-27
• · Nios II 自定义IP 使用问题求助11-27
• · 484 Pin BGA封装FPGA PCB设计11-27
• · vcs进行verilog仿真，未仿真完毕就自动停止11-27
• · petalinux打包后从sd卡启动只能通过网口调试，不能通过串口11-27
• · 基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现（转载）11-27