• · 千兆MAC层传输使用了Tri-MAC IP core该怎么用呢？11-27
• · 求助：BPI配置问题11-27
• · Out of memory in module quartus_fit.exe出错的原因11-27
• · modelsim 中如何观察状态机信号11-27
• · FIFO位宽的问题11-27
• · debussy的使用问题 谢谢11-27
• · verilog中符号数的问题11-27
• · 在EDK中进行有关图像获取的FPGA嵌入式开发11-27
• · 关于sof文件和pof文件的问题11-27
• · spartan 6里的锁相环的使用11-27
• · 有大神弄过xilinx xapp1052 dma for pcie那个工程吗11-27
• · FPGA V5 DDR2 MIG初始化失败11-27
• · CRC并行算法是怎么实现的，甚是不懂啊，求高手指教？11-27
• · 关于AXI4总线的学习（转载）11-27
• · vcs可以产生关于内部节点翻转概率的报告吗11-27
• · 哪位兄弟能指点下vivado 2015.03 win64的破解么11-27
• · 请问哪位能够将Altera DDR PHY的dqs相关信号讲解一下，非常感谢！11-27
• · xapp1052 用chipscope抓取的信号为什么不全？11-27
• · 请教UVM验证出现的warning11-27
• · vivado的（含有AXI协议端口）IP核连接非AXI协议端口的ILA，功能不正常11-27
• · 关于 由网表展开设计 求大神指点！！11-27
• · 请教大虾verilog语法。11-27
• · 如何使用 cadence自带的 adc_dnl_8bit 测量 DNL11-27
• · 在调试过程中，温度并不能读出来，这是我的程序，能帮我看看是哪里出问题了吗11-27
• · 怎么把Matlab里的算法代码翻译成Verilog呢？11-27