• · 全局时钟输入引脚必须要接IBUFG或IBUFGDS等原语吗，不能直接接DCM吗11-27
• · 求助：synplify综合的edf格式网表，导入ISE后进行综合失败11-27
• · Synplify Pro 与Xilinx XST综合的区别11-27
• · spice 电路节点电容计算的问题11-27
• · 求 xilinx xc7vx980t的datasheet11-27
• · 请教virtex6时钟源的定义11-27
• · GPS模块的控制命令11-27
• · 怎样快速看懂一个较大的verilog模块代码11-27
• · win10系统下 利用xilinx 的SDK软件无法向S6板子里下载的问题11-27
• · xilix DDR3 IP 求助11-27
• · 问Synplify 2012 win32XX的疑难问题11-27
• · 32点FFT变换11-27
• · 关于ASIC时钟管理的问题11-27
• · 求Altera和Xilinx的器件参数表11-27
• · SynplifyPro综合时遇到的问题？11-27
• · 静态时序分析&动态时序分析11-27
• · VerilogHDL VHDL SystemC SystemVerilog这些东西的具体区别在何处11-27
• · 哪位大神有32Bbit浮点乘法器的Verilog程序啊！跪求！11-27
• · ise编译问题，代码放在不同的模块，编译的结果不同11-27
• · IC反向设计仿真11-27
• · modelsim之do文件的简化使用例程说明11-27
• · Vivado和ISE的debug信号11-27
• · 关于时序问题11-27
• · 可调延时芯片。11-27
• · NEO-M8t GPS模块怎么控制？11-27