怎样快速看懂一个较大的verilog模块代码

看注释吧~

同样求解，一直是做后端的，但是对写代码也想琢磨琢磨。
曾几度试图看懂几个协议的RTL，但都是浅尝则止。
有什么好的法子吗?

最快的就是让写代码 的人给你讲。
不然就要慢慢的看。

结合仿真看啊，如果没有协议真的很麻烦，毕竟你不知道信号是什么意思

除了了解架构，应该没有什么快捷方案

看来是没有什么好办法了

用verdi等调试工具看代码，可以快速查看load和drive，并且可以自动生成状态机及模块框图，对理解代码用帮助

1、看注释
2、看verdi生成的schematic，可以帮助你更快理解

这个首先看代码风格了，如果良好的代码风格的话，可以很快的看明白；如果不幸相反的话，可就要头疼了，即使你快速看懂了，扭头就可能会忘掉
不管怎么阅读代码，都是需要结合仿真来看的，毕竟模块与模块之间接口信号还是蛮多的

个人观点，在没有SPEC和说明的情况下，把IO搞明白，再自己结合自己的思维给出simulation pattern。看波形。

还是要从spec和协议入手！

需要画出电路图来看吗?

thank for sharing

先弄懂系统吧，及模块的划分，最后在看代码

有段时间用ISE看已经综合好的代码，不过感觉还是比较头大，尤其是一些比较复杂的协议，如果没人讲解的话，自己还是很难看得懂。

对于没有注释的代码，小编可以直接无视~

我觉得仿真是很好的方法

路过学习，也想找个查看代码（模块层次关系、连线等）的好工具……

学习学习

分部看，先了解下每种协议。再看代码如何实现。

看设计框图，流程图，一般都有设计文档的呀

这个问题比较大,要看RLT的designer写的怎样,注释怎样,信号命名怎样,如果都比较烂,那死活也是不容易看懂的.