微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise编译问题,代码放在不同的模块,编译的结果不同

ise编译问题,代码放在不同的模块,编译的结果不同

时间:10-02 整理:3721RD 点击:
我做的是图像部分,有一个计数器(图像的头计数器)1、计数器不控制,只是一直变化  。 (结果:能够编译通过,图像正确)
2、加一个信号控制                      (结果:在map的过程中很慢,编译结束,图像是乱的)
3、将这几行代码放在顶层编译,同样的时钟,同样的控制信号。(结果:编译成功,图像正确)
对于这几行代码放在不同的地方,编译出来的结果差距这么大
咨询一下是否有大神遇到和我一样的情况,这是为什么?

不知为啥,结果相同了,但是编译时间还是相差很大

经过反复测试还是不知道原因
去掉控制信号可以,
去掉复位可以
将时钟翻转可以
可以的意思是正常便以速度

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top