微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 静态时序分析&动态时序分析

静态时序分析&动态时序分析

时间:10-02 整理:3721RD 点击:
各位前辈,小弟在网上查找关于静态时序分析&动态时序分析区别,找到的答案几乎都是相同的,而且也没有讲明白到底什么区别,有没有大侠能用例子或者是通俗的讲法来解释下区别是什么,各自的优缺点又是什么,谢谢了先

静态时序分析快,笼统
动态时序分析慢,能找到具体出错的cycle

静态时序分析是把设计划分为一系列时序路径,然后分析各条时序路径的建立、保持时间是否满足,不能测试功能是否正确,优点是花费时间少。
动态就是实实在在的加上各种延时后测试电路的功能是否正确,如果电路规模很大,花费的时间会难以承受。


是不是静态时序分析用工艺库里面的model来预测延时的信息,而动态时序分析是要加载实际的电压,然后实际计算延时有多少,是这样吗?

赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞



     严格的说,应该是静态时序分析(STA)和动态时序仿真(门级仿真),STA速度快,timing signofff必须做;门级仿真速度慢,一般是选择性的做,作为STA的补充。

学习学习

STA是用工具去分析建立保持时间是否满足,动态时序分析是用运行测试用例来分析失效原因与时序的关系

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top