微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > SynplifyPro综合时遇到的问题?

SynplifyPro综合时遇到的问题?

时间:10-02 整理:3721RD 点击:
之前在ISE上综合过,没报错,综合成功,当我用SynplifyPro重新建立工程,添加相同的.v文件,综合时,居然报错了。不知为什么,求知道的解答一下吧!


报的错误如下图:







   FDPE加到工程中,ADD FILE就可以

标题

    怎么添加?是建一个FDPE的module吗?能具体说一下吗?非常感谢


    你应该有FDPE.v文件在之前的ISE工程目录下,若没有需要自己编写如果这文件是加密的IP core就可能不能使用,若自己写的可以这样


没错,就是把ISE的FDPE.v这个文件加入到工程中。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top