• · 有了解智能电表芯片的吗？11-27
• · FPGA中如何产生延时，没有时钟的情况下11-27
• · 求SATA2 device ip，站内联系11-27
• · 请教一下异步Reset和时钟同步的问题11-27
• · 关于sdram的自动刷新及读写命令问题11-27
• · custom circuit design 有前途吗？11-27
• · synopsy vcx_2014 64位dve环境变量设置的问题11-27
• · 用verilog实现AD5665R的I2C？11-27
• · 请教：not (weak0 weak1) (NZ, A);11-27
• · IT51 或 IT8051 有谁运行成功的？11-27
• · 关于FPGA生成脉冲漂移问题11-27
• · 请问fpga的boot address是什么呢？11-27
• · 请教大家一个关于questasim仿真system verilog interface的问题11-27
• · 异步FIFO采用格雷码11-27
• · 关于FPGA的两个小问题11-27
• · 码力分享基于FPGA实现CDMA扩频通信中的同步系统毕业设计11-27
• · SDRAM仿真问题11-27
• · FPGA编译后，Inverted Register 指什么类型的寄存器呢？11-27
• · 如何用XPS把工程固化到flash里面？11-27
• · 求助关于modelsim 的ERROR LOADING DESIGN11-27
• · xilinx ise的ram ip核问题求助11-27
• · 在 modelsim中采用输入文件激励仿真 出现的问题 求解答谢谢11-27
• · Quartus 13.1 调用 modelsim 后无信号 显示HIZ 单独在modelsim中仿真正确11-27
• · Verilog中TASK是不是只有组合逻辑时才可以综合？11-27
• · set_case_analysis 对计算时钟delay 的影响问题11-27