• · 怎样将ALTERA的CPLD芯片的pof文件读出来，被读取的芯片是EMP7032SLC44-10N11-27
• · 求助占空比为50%的奇数分频11-27
• · SYNOPSYS：DC&PrimeTime相关工艺库问题11-27
• · 有关 Verilog语言的代码的编写11-27
• · 请问Xilinx V6 开发板上编译Linux的实验手册11-27
• · Quartus15 添加器件库 空间不足11-27
• · OVM xbus例子里的不寻常的systemverilog语法问题讨教一下！11-27
• · always @ * 是什么意思啊11-27
• · Xilinx GTX 发射机眼图11-27
• · 在时间verilog编码中，什么时候需要用锁存器呢？11-27
• · 求解modelsim10.c无法载入debussy的novas_fli.dll11-27
• · rs编码的乘法器实现原理11-27
• · 十万火急，modelsim SDRAM功能仿真，见鬼了...11-27
• · 关于工具的问题：在FPGA设计中使用代码检查工具的意义有多大？11-27
• · V5开发板 ML523的SRIO调试11-27
• · FPGA通过SRIO发送数据给DSP会出现链路不稳，11-27
• · encounter的环境变量怎么设置啊……11-27
• · encounter的环境变量怎么设置啊11-27
• · 请问如何在candence里面输出verilog网表？11-27
• · 请教verdi的安装11-27
• · 有关于verilog中mem的问题11-27
• · verilog hdl 向量使用变量进行索引11-27
• · modelsim问题11-27
• · SystemVerilog Assertions Handbook11-27
• · Zynq 7000关于片内XADC数据DMA采集，西安工程私信可以联系我11-27