• · MCB中FIFO深度的问题11-27
• · 异步电路上FPGA 付费求助11-27
• · verilog hdl 的疑问11-27
• · 请教systemverilog constraint11-27
• · vcs提供的example出现的问题11-27
• · fsl总线数据收发问题11-27
• · xilinx 乘号（*）问题11-27
• · 小白初次写FPGA，求大神帮忙优化资源11-27
• · FPGA开发板扩展IO口最大数据传输速率是多少11-27
• · NCverilog 仿真 毛刺问题11-27
• · 请教Verdi显示schematic的算法11-27
• · mc8051 IP 中如何用px_i口和px_o口组成px_io双向口11-27
• · fpga 时钟管脚不够用，速率低的时钟能放到普通的io口上吗11-27
• · 有关于verilog中#延时符号的问题11-27
• · FPGA内部分频时钟作为全局时钟，如何写UCF11-27
• · 请教一个关于非阻塞延时赋值的问题11-27
• · 那你知道那些一般有GMII或RGMII的phy芯片是怎样操作的吗？11-27
• · 关于GTH收发器的问题，求解答啊！11-27
• · 关于Xilinx FPGA 配置引脚RS(revision select)的问题11-27
• · 求教system verilog DPI 调用C++11-27
• · 要用FPGA做一个视频图像处理，大家帮帮忙11-27
• · verilog HDL中的@11-27
• · 我用网络调试助手发一些数据给wireshark，为什么抓不到11-27
• · Verilog例化pin位宽不同的处理11-27
• · 关于cmos反相器交流噪声容限问题11-27