小白初次写FPGA，求大神帮忙优化资源
时间：10-02
整理：3721RD
点击：
第一次写FPGA，Number of occupied Slices 99%，请大神帮忙看看能不能从哪方面优化优化
仿真结果
这怎么能看出来?
是不是放了chipscope在里面，如果是正式版本，就去掉吧
内部时钟有7个，如果能减少时钟，能用高频时钟代替低频时钟进行设计，那就最好归一化到高频时钟，这会减少CLB的使用