mc8051 IP 中如何用px_i口和px_o口组成px_io双向口

图中的p2_o和p2_i组成p2_io，输出丁点没问题，只是读时，读回的值好像是p2_o输出的值！?
单片机程序是：

1.         OE = 1;
   
2.         SD = reg;
   
3.         AEN = 0;
   
4.         CMD = 0;
   
5.         IOR = 1;
   
6.         IOW = 0;
   
7.        
   
8.         AEN = 1;
   
9.         IOW = 1;
   
10.         printf("read reg op you write: %02bx\r", SD);
    
11.        
    
12.         /* read data from reg */
    
13.         AEN = 0;
    
14.         CMD = 1;
    
15.         IOR = 0;
    
16.         IOW = 1;
    
17. 
    
18.         OE = 0;
    
19.         udata = SD;
    
20.        
    
21.         AEN = 1;
    
22.         IOR = 1;
    
23. 
    
24.         printf("read reg op you read: %02bx\r", udata);
    
25. //        putchar(udata);               
    
26. 
    
27.         return udata;
    
28. }

复制代码

两次输出的都是一个值...
那位大神给瞅瞅啊！感激涕零啊

这个是驱动能力问题。
那个TRI当OEN无效时，确定输出是z吗?也就是低驱动能力输出?
不知道你的这个部分是怎么实现的?是在PCB上用了个芯片?还是在FPGA或者Asic里实现的?

mc8051 是标准 8051,功能很烂,看看就好,没有学习的必要..

感谢您的关注！是在FPGA里实现的，直接用的tri；这种使法对么?

感谢您的关注！只是问题就在这放着，不是不太好么?

FPGA部分的代码怎么写的?

您好！这部分就是用原理图搭的，生成的代码是：

1. module mc8051_test(
   
2.         clock,
   
3.         reset,
   
4.         int0_i,
   
5.         int1_i,
   
6.         t0_i,
   
7.         t1_i,
   
8.         OE,
   
9.         rxd_i,
   
10.         p0_i,
    
11.         p1_i,
    
12.         p3_i,
    
13.         rxdwr_o,
    
14.         rxd_o,
    
15.         txd_o,
    
16.         p0_o,
    
17.         p1_o,
    
18.         p2_io,
    
19.         p3_o
    
20. );
    
21. 
    
22. 
    
23. input        clock;
    
24. input        reset;
    
25. input        int0_i;
    
26. input        int1_i;
    
27. input        t0_i;
    
28. input        t1_i;
    
29. input        OE;
    
30. input        rxd_i;
    
31. input        [7:0] p0_i;
    
32. input        [7:0] p1_i;
    
33. input        [7:0] p3_i;
    
34. output        rxdwr_o;
    
35. output        rxd_o;
    
36. output        txd_o;
    
37. output        [7:0] p0_o;
    
38. output        [7:0] p1_o;
    
39. inout        [7:0] p2_io;
    
40. output        [7:0] p3_o;
    
41. 
    
42. wire        SYNTHESIZED_WIRE_0;
    
43. wire        SYNTHESIZED_WIRE_1;
    
44. wire        [7:0] SYNTHESIZED_WIRE_2;
    
45. 
    
46. 
    
47. 
    
48. 
    
49. 
    
50. mc8051_top        b2v_inst(
    
51.         .clk(SYNTHESIZED_WIRE_0),
    
52.         .reset(SYNTHESIZED_WIRE_1),
    
53.         .all_rxd_i(rxd_i),
    
54.         .all_t0_i(t0_i),
    
55.         .all_t1_i(t1_i),
    
56.         .int0_i(int0_i),
    
57.         .int1_i(int1_i),
    
58.         .p0_i(p0_i),
    
59.         .p1_i(p1_i),
    
60.         .p2_i(p2_io),
    
61.         .p3_i(p3_i),
    
62.         .all_rxd_o(rxd_o),
    
63.         .all_rxdwr_o(rxdwr_o),
    
64.         .all_txd_o(txd_o),
    
65.         .p0_o(p0_o),
    
66.         .p1_o(p1_o),
    
67.         .p2_o(SYNTHESIZED_WIRE_2),
    
68.         .p3_o(p3_o));
    
69. 
    
70. assign        SYNTHESIZED_WIRE_1 =  ~reset;
    
71. 
    
72. assign        p2_io[7] = OE ? SYNTHESIZED_WIRE_2[7] : 1'bz;
    
73. assign        p2_io[6] = OE ? SYNTHESIZED_WIRE_2[6] : 1'bz;
    
74. assign        p2_io[5] = OE ? SYNTHESIZED_WIRE_2[5] : 1'bz;
    
75. assign        p2_io[4] = OE ? SYNTHESIZED_WIRE_2[4] : 1'bz;
    
76. assign        p2_io[3] = OE ? SYNTHESIZED_WIRE_2[3] : 1'bz;
    
77. assign        p2_io[2] = OE ? SYNTHESIZED_WIRE_2[2] : 1'bz;
    
78. assign        p2_io[1] = OE ? SYNTHESIZED_WIRE_2[1] : 1'bz;
    
79. assign        p2_io[0] = OE ? SYNTHESIZED_WIRE_2[0] : 1'bz;
    
80. 
    
81. 
    
82. pll        b2v_inst4(
    
83.         .inclk0(clock),
    
84.         .c0(SYNTHESIZED_WIRE_0));
    
85. 
    
86. 
    
87. endmodule

复制代码

或者，我应该怎样才能将只能输入（p2_i)和只能输出口(p2_o)组装成可输入、可输出口(p2_io)呢?

从代码来看没有发现问题，你确认当作为输入的时候，OE信号为低电平吗?
假如你提供的代码是真实的，那么当OE=0的时候，P2_io应该就是从外部输入的信号。
                                                OE=1的时候，P2_io应该就是SYNTHESIZED_WIRE_2的信号。
需要注意，当OE=1的时候，外部不能有信号输入，否则可能会把cell打坏的。
会不会cell已经坏了?

努力学习中~谢谢！