• · FPGA新手求助11-27
• · 锯齿波分段函数程序仿真结果不对，坐等高手指点11-27
• · 请教一下怎样让FPGA I/O输出电压为1V11-27
• · 怎么快速的学会使用IPCORE？11-27
• · 关于一段verilong代码的疑惑，希望各位大侠帮忙解答，谢谢！11-27
• · 刚开始学习FPGA的静态时序分析，请问图片中的错误原因是？11-27
• · 新手请教,Altera和Xillin那个好上手11-27
• · 求书：Verilog HDL 入门（第三版）11-27
• · 刚开始学习FPGA静态时序分析，请问图片中的错误原因是？11-27
• · synpfify pro 9.6.2 scope中没有multicycle path约束11-27
• · 如何在win7 windows7 上 安装 synplify 9.6.2 和 Modelsim SE 6.5？11-27
• · 请教一个关于xilinx platform flah prom的问题11-27
• · xilinx ISE A7在map的时候时间非常长11-27
• · Cyclone IV gxb 误码问题11-27
• · V5（ XC5VFX130T）不能识别11-27
• · PEX8311的PCIE板卡FPGA程序，关于上传FPGA内部生成的数据问题11-27
• · 求助：Modelsim后仿真11-27
• · wire类型数据赋值有问题11-27
• · sdram控制器设计相关11-27
• · zynq-7000里添加microblaze问题！11-27
• · a大于-100并且a小于100怎么用verilog描述11-27
• · RSA算法求助,急！11-27
• · 怎样判断AXI总线是否挂死？11-27
• · 用SOPC builder建立pcie确实挺方便11-27
• · xilinx时序约束问题11-27