synpfify pro 9.6.2 scope中没有multicycle path约束

时间：10-02 整理：3721RD 点击：

大家好！我刚安装了synplify 9.6.2，在使用scope设置综合约束条件的时候，发现没有multicycle path约束，请问是我软件没有破解完整，还是软件本身就没有?如果软件本身没有，那我该如何添加multicycle path的约束呢?另外，有没有手动输入.sdc的参考文档，感觉用图形输入的方式效率不是很高。

已经找到，在Scope/Delay Paths/Delay Type的下拉框中~

在Delay paths标签页中Delay Type 一栏，选为MultiCycle就可以了，如果你熟悉SDC约束的语法，也可用文本编辑器直接编辑SDC文件

有。可以直接用命令增加

谢谢！已经找到~
另外，在使用过程中发现synplify对于时钟信号的约束，当频率低于1MHz时，它默认约束为1MHz，不知道是否是这样?还请指教~

多谢小编分享多谢

上一篇：如何在win7 windows7 上安装 synplify 9.6.2 和 Modelsim SE 6.5？
下一篇：刚开始学习FPGA静态时序分析，请问图片中的错误原因是？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类