• · 华清远见智能硬件开发大讲堂 & 智能小车项目实战11-27
• · ISIM仿真结果与modelsim不一致11-27
• · 请教DDR3核学习中遇到的问题！11-27
• · FPGA通过以rgmii接口给phy（b5061011-27
• · 关于AXI总线是否可以同时读写操作11-27
• · 使用ADV7125芯片控制的VGA显示问题11-27
• · mig核怎样用modelsim仿真11-27
• · altera的lvds差分输出不对称是什么原因？11-27
• · ISE生成的IP核仿真，fifo11-27
• · DDR2控制器仿真如何修改测试文件11-27
• · FPGA板子通过以太网口接网线给电脑发数据11-27
• · 初学nc遇到的小问题 求大神求解11-27
• · ddr2 刷新问题11-27
• · 生成的fifo的IP核能用modelsim直接仿真吗11-27
• · 一睹FPGA大神田耘老师的风采11-27
• · VERDI 波形怎么显示字母.问题.11-27
• · 分频时钟数据采集11-27
• · modelsim添加资源库步骤中不能点击OK11-27
• · 关于microblaze11-27
• · 看到以前的一个笔试题，没有思路，求讨论11-27
• · 大家用Xilinx FPGA时一般用什么复位方式？11-27
• · viterbi 译码器的ipcore生成问题求助！11-27
• · ISE生成的IP核怎样仿真11-27
• · 重金求TCP/IP硬件协议栈11-27
• · Cadence NC怎么重新compile design？11-27