Cadence NC怎么重新compile design？

时间：10-02 整理：3721RD 点击：

新学NC-Verilog，有个问题找了好久没找到怎么解决的?
我是用irun直接跑的，compile/elaborate/simulate都过了，也看到了波形。现在我想对代码进行一下修改，不知道修改后怎么重新编译然后再看波形啊?
以前用VCS，都是修改后直接在terminal下直接敲命令重新compile一下，然后再回到波形窗口按Ctrl+F5重新simulation，然后再run一下就OK了，现在学NC不知道怎么弄了?
还有，simvison里面怎么给信号排序啊?拖动信号没反应。

其实没太看懂你的问题，既然是用irun跑的，那重新跑就继续用irun跑啊，命令都是一样的。另外，拖动波形图里面的信号排序的话，应该是鼠标键和vcs不一样，你试试中键。

irun的cmd line重新在执行一边，然后reload波形就好啦~

上一篇：FPGA新手求助
下一篇：重金求TCP/IP硬件协议栈

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类