• · 关于tcl换行的请教11-27
• · 文章审核：RTL网表和门级网表的区别？11-27
• · 求助FPGA被DSP驱动的问题11-27
• · fpga 实现对DS28芯片的通讯，同时将反馈的信息通过串口在pc上观察11-27
• · 求大神解决Error:Failed to start simulation kernel11-27
• · 用DC做综合，critical path也会变吗？11-27
• · 求教FPGA读RAM的时序问题11-27
• · ISE14.7生成IP核遇到的问题11-27
• · spyglass检查代码问题11-27
• · ddr2模型为啥要修改MEM_BITS11-27
• · cyclone iv中的DDR2 IP核文件生成时找不到功能仿真模型（.vo）文件11-27
• · cycloneiv ddr ip的读请求无法被接收11-27
• · 跨时钟域的讨论11-27
• · 求推荐高端SoC开发板11-27
• · formality DC综合unmatch问题11-27
• · quartusII仿真问题 新手求助，十分感谢11-27
• · 不同key控制不同LED亮灭，同样需求功能，请问第二种写法的优势是啥？11-27
• · 时序警告11-27
• · 时序约束11-27
• · 请问小弟破解的licence能否同时让dccompiler和spice激活11-27
• · 跪求这个异步的ROM在quartus中怎么实现，除了用组合逻辑外11-27
• · 向前辈求助：从designware调用fifo，DW_fifo_2c_df，写不进数据是什么问题呢？11-27
• · 实际编码中，什么是亚稳态？11-27
• · IC5141使用问题11-27
• · 用verilog写一段代码，实现消除一个glitch11-27