微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE14.7生成IP核遇到的问题

ISE14.7生成IP核遇到的问题

时间:10-02 整理:3721RD 点击:
在生成Adder IP核时遇到了这样的问题:
ERROR:sim - Failed to run command ' -cg_exc_inp "F:/Xilinx/Verilog
   project/Verilog Lesson/verilog
   language/test/ipcore_dir/tmp/_cg/_dbg/xil_975.in" -cg_exc_out
   "F:/Xilinx/Verilog project/Verilog Lesson/verilog
   language/test/ipcore_dir/tmp/_cg/_dbg/xil_975.out" -namelock'. Executable
   file not found.
ERROR:sim - Failed executing Tcl generator.
ERROR:sim - Failed to generate 'adder'.  Failed executing Tcl generator.

估计是你的ise没有安装好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top