• · 如何判断一断VHDL代码是latch还是multiplexer11-27
• · 关于从DDR中读数据用VGA显示的问题11-27
• · 在ic企业做FPGA验证前途咋样？11-27
• · quartus II 找不到指定器件11-27
• · 关于ddr3读写数据的问题11-27
• · 扇出大为什么会导致路径延时比较大11-27
• · 请教linux环境下Spartan6实现的PCIe DMA 数据的同时频繁用lspci命令死机的问题11-27
• · invalid NC_Verilog executable是怎么回事？11-27
• · 求助：信号和它的微分是正交的？做乘积，然后average, 会等于0吗？11-27
• · KC705开发板的pcie识别问题11-27
• · Altera Stratix V LVDS clock tree问题11-27
• · 求助 加法器 乘法器 ip核11-27
• · 有没有用过altera qsys 开发过pcie的啊11-27
• · 抛砖引玉，同步器（二）11-27
• · 综合资源为0%11-27
• · 关于verilog中parameter定义的常量11-27
• · 如何对某知识进行深入学习？11-27
• · NC-verilog 仿真不出来11-27
• · 求教：将一个reg型数据assign给wire，为什么wire的1在仿真中变成了x？11-27
• · 请问有人用过LogiCORE IP Soft Error Mitigation Controller吗11-27
• · 我录制的通信接收机与PLL设计视频，欢迎讨论11-27
• · 求解答，怎么用verdi打开一大推VHDL文件！11-27
• · 如何对SPI的输入时钟信号进行去毛刺(去抖)处理11-27
• · xilinx大神来解释下下异步复位和同步复位的选择？11-27
• · DC综合之前，加入IOpad出问题了，求大神指教11-27