微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合之前,加入IOpad出问题了,求大神指教

DC综合之前,加入IOpad出问题了,求大神指教

时间:10-02 整理:3721RD 点击:
DC综合之前,在RTL代码中加入IOpad,然后DC综合后,看schematic图,内部的模块之间的连线都没连起来,内部模块的输出都悬空,输入都接地或接电源。
加pad之前都是正确的连起来的,加入pad后怎么会断开了,这是为什么,谁有加入pad的dc脚本吗,能共享一下吗,谢谢啦

DC综合时,在延迟优化过程中会有很多这种报告
Information: The register 'DIGITAL_CAL/DIG_INVERSE/CODE_TMP1_2_REG1_reg[0]' is a constant and will be removed. (OPT-1206)

你看一下时钟建得是否正确?

最好看看DC综合的报告的warning,或者贴出来看看。

问题解决了,谢谢上面两位,我复位信号弄错了

好吧,题目一看以为有新知识

这个值得借鉴一下



    你好,最近我做DC综合时,优化过程中也出现大量的这类报告:
Information: The register 'sclk_n_cnt_reg 3' is a constant and will be removed. (OPT-1206)
Information: The register 'sclk_n_cnt_reg 2' is a constant and will be removed. (OPT-1206)
Information: The register 'sclk_n_cnt_reg 1' is a constant and will be removed. (OPT-1206)
按理说,这些寄存器不应该被优化掉,否则功能肯定不对。请问你是如何解决这个问题的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top