微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > invalid NC_Verilog executable是怎么回事?

invalid NC_Verilog executable是怎么回事?

时间:10-02 整理:3721RD 点击:


新手求助,不知道怎么回事...

没有nc verilog吧,没装,数字仿真软件



  哦哦,谢谢。是要装IUS这个东西么?

同问,跪求大神解答


请问你这个问题解决了吗,我现在也是碰到这个问题,求指导

小编,cadence中Verilog-XL仿真也要装其他仿真软件么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top