微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 加法器 乘法器 ip核

求助 加法器 乘法器 ip核

时间:10-02 整理:3721RD 点击:
大家有没有verilog或vhdl的加法器,乘法器ip核,本人在做相关方面的研究,求帮助,谢谢!

直接去官网查啊

厂家有现成的啊

FPGA内部集成有!



   额 找了好多地方 不是很明白怎么找 就在opencore上下载了几个 但是没有说明文档



   厂家?你指的是去买ip核,还是工具里面的?



   可以查看代码什么的吗?用的还不熟。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top