微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartusII仿真问题新手求助，十分感谢

quartusII仿真问题新手求助，十分感谢

时间：10-02 整理：3721RD 点击：

Error (10228): Verilog HDL error at compare.v(1): module "compare" cannot have duplicate definition
我在一个模块中加入·include“compare.v”，就出现这个错误，什么原因啊

上一篇：不同key控制不同LED亮灭，同样需求功能，请问第二种写法的优势是啥？
下一篇：formality DC综合unmatch问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top