微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序约束

时序约束

时间:10-02 整理:3721RD 点击:
请问以下,如果发现一个路径中数据延时时间已经超过了一个时钟周期(目的寄存器和源寄存器时钟相同),可以把这条路径约束为多周期路径吗



   如果该路径不需要pipeline就可以。如果需要pipeline,还是得加一级寄存器避免多周期约束。



    我的时钟周期是20ns,未加流水线寄存器前数据延时是29多ns,加了后数据延时为15点多ns

加了流水线寄存器之后能满足建立时间吗?



   这样应该满足setup要求了吧

学习学习


不,还有几纳秒的负松弛

这个警告还有一个很奇怪的地方,那就是即使timequest没报出保持时间错误也会出现



   时钟周期20ns,现在延时只有15ns了,不是可以了吗,怎么还会有VIOLATE呢?


这只是数据延时的数据,算上时钟skew那些,还是会有violation的

不好意思,8楼的那条信息是发错的,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top