DDR2控制器仿真如何修改测试文件

时间：10-02 整理：3721RD 点击：

用MIG生成的DDR2控制器，可以正确仿真DDR2模型，但是在改动生成用户数据和用户地址的测试文件ddr2_tb_test_data_gen.v和ddr2_tb_test_addr_gen.v时，仿真的结果就不对了。自动生成的是产生8个读8个写指令，现在我想改成生成16个读16个写，有没有相关经验的小伙伴可以指点一下?谢过

上一篇：FPGA板子通过以太网口接网线给电脑发数据
下一篇：ISE生成的IP核仿真，fifo

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器