使用ADV7125芯片控制的VGA显示问题

小弟最近在做VGA实验，采用的时钟是59.944MHz，使用DCM进行了一次1.5倍分频，显示为800x600@60，随便写了一个代码，让显示屏全部显示白色，但是显示器没反应，我觉得自己是不是把原理理解错了，所以把代码贴在这里，希望各位不吝赐教。
另外附上了一张图板子用户手册上ADV7125和VGA连接的示意图。

1. //////////////////////////////////////////////////////////////////////////////////
   
2. module vga_dis(
   
3. clk,rst_n,
   
4. hs,vs,
   
5. vga_r,vga_g,vga_b,
   
6. );
   
7. 
   
8. input clk; //59.944MHz
   
9. input rst_n; //低电平复位
   
10. output hs; //行同步信号
    
11. output vs; //场同步信号
    
12. output [7:0]vga_r; //RGB各8位800X600@60
    
13. output [7:0]vga_g;
    
14. output [7:0]vga_b;
    
15. 
    
16. //-----------
    
17. wire clk_40M;
    
18. 
    
19. DCM1 instance_name (
    
20. .CLKIN_IN(clk),
    
21. .CLKDV_OUT(clk_40M)
    
22. );
    
23. 
    
24. 
    
25. //----------vs，vh产生----------
    
26. 
    
27. reg[10:0] x_cnt; //行坐标
    
28. reg[10:0] y_cnt; //列坐标
    
29. 
    
30. always @ (posedge clk_40M or negedge rst_n)
    
31. if(！rst_n) x_cnt <= 11'd0;
    
32. else if(x_cnt == 11'd1056) x_cnt <= 11'd0;
    
33. else x_cnt <= x_cnt+1'b1;
    
34. 
    
35. always @ (posedge clk_40M or negedge rst_n)
    
36. if(！rst_n) y_cnt <= 11'd0;
    
37. else if(y_cnt == 11'd628) y_cnt <= 11'd0;
    
38. else if(x_cnt == 11'd1056) y_cnt <= y_cnt+1'b1;
    
39. 
    
40. reg valid;
    
41. always @ (posedge clk_40M or negedge rst_n)
    
42. if(！rst_n) valid<= 1'b0;
    
43. else if((x_cnt>11'd216)&&(x_cnt< 11'd1017)&&(y_cnt> 11'd27)&&(y_cnt<11'd627))
    
44. valid <= 1'b1;
    
45. else valid <= 1'b0;
    
46. 
    
47. assign vs=(x_cnt<= 11'd4 )?1'b0: 1'b1;
    
48. assign hs= (y_cnt<= 11'd128 )? 1'b0 : 1'b1;
    
49. 
    
50. reg [23:0]vga;
    
51. 
    
52. always @ (posedge clk_40M )
    
53. if(！valid) vga <= 24'd0;
    
54. else
    
55. 
    
56. vga<=24'b1111_1111_1111_1111_1111_1111;
    
57. 
    
58. assign vga_r = vga[23:16];
    
59. assign vga_g = vga[15:8];
    
60. assign vga_b = vga[7:0];
    
61. 
    
62. endmodule

复制代码

行时序128+88+800+40=1056
帧时序4+23+600+1=628

:dizzy: