• · 求助在测试激励中产生一个1.3M的时钟11-27
• · 请教一个USB2.0接口到FPGA的通信问题11-27
• · 关于开发板选择问题-求助11-27
• · FPGA实现信道编码11-27
• · xilinx对输入信号延时11-27
• · 关于JTAG的使用与数据的回读11-27
• · verilo1问题11-27
• · virtex6 lm605开发板高速lvds时钟产生？11-27
• · 如何降低FPGA资源消耗？在线等，着急！11-27
• · 再次打开ISE工程 design模块顶层文件不显示 如图11-27
• · fft ip核问题11-27
• · FPGA项目记录2--MCU验证11-27
• · 快时钟域到慢时钟域的数据传输11-27
• · 请教有符号数的计算11-27
• · :iMPACT:923 - Can not find cable, check cable setup ！11-27
• · 求助！关于ISE14.7下的K7中IBERT的生成和使用问题11-27
• · Verilog缩减运算符的疑问11-27
• · 求推荐一款FPGA开发板11-27
• · 关于verilog赋值时加延时能不能综合的问题11-27
• · Verilog或者VHDL中的细节问题11-27
• · 请教在matlab中计算fft的问题11-27
• · Verilog语言中reg变量和wire变量的问题11-27
• · 关于iic主机接收应答信号的疑问11-27
• · crossbar ip核相关11-27
• · Xilinx FPGA 下载问题11-27