• · verilog中有“do”这样的关键词吗？为什么用“do”命名变量时verdi会报错？11-27
• · 有了解珠海全志公司的吗11-27
• · XILINX Vivado开发环境，有下载链接么？11-27
• · FPGA实现bayer图像的颜色插值和白平衡11-27
• · xilinx V7系列FPGA的程序下载问题11-27
• · AD9516-1使用问题11-27
• · IIC slave的数据线响应位问题11-27
• · nios 2 concole 不显示11-27
• · FPGA程序烧写后短路11-27
• · Xilinx FPGA接收lvds信号，含有串并转换11-27
• · 状态机的一个问题11-27
• · IODELAY ISERDESE11-27
• · 总线宏，slice， FPGA Editor ，virtex-5 求助！11-27
• · BOOTH算法乘法器的原理11-27
• · 刚哥专栏--FPGA技术--异步信号0111-27
• · Virtex-6 LXT FPGA 产生14bit数字并行信号11-27
• · task里面可以进行参数定义吗？11-27
• · 请教RAM读写的问题11-27
• · ISE13.4使用Modelsim10.1仿真# Loading work.glbl(fast)11-27
• · DC 脚本检查 方法11-27
• · 关于设计sd卡控制器接口时序的讨论11-27
• · 新手求助---串口接收模块状态机，烧到板子里面从串口终端看到的是乱码11-27
• · verilog中mem类型数据11-27
• · 电子系统设计的好帮手----- hSampler和hReplayer11-27
• · cy4e管脚分配问题11-27