微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC 脚本检查 方法

DC 脚本检查 方法

时间:10-02 整理:3721RD 点击:
遇到这样一个问题,请教一下各位大:
DC综合,维护DC TCL脚本,需要做一些改动,往往一些改动不正确,比如get_cell路径错误之类,
我是直接跑DC,跑啊跑,跑到该条指令,报Error了,才能发现这个错误。
但是,有时候,这条指令在一次compile之后,那就有的等了,很让人恼火... ...

请问,是否有某种方法,可以直接check DC TCL脚本,
去检查设定是否有错之类, 而并不去真正compile/compile_ultra?
用以节约时间

只能告诉你有,不跑,只查语法。

有这样的,好像自带,检查TCL的语法

自个顶一下,Help~

有时时间就是拿来浪费的嘛。



   那就不要直接加载真个tcl脚本啊,一条一条跑,跑到error的地方去find你的cell,找到了再跑那条tcl,然后继续后面的。.end

看到书上说有这种tcl的语法检查软件,你可以去synopsys solvnet上找找。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top