微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cy4e管脚分配问题

cy4e管脚分配问题

时间:10-02 整理:3721RD 点击:
在做nios项目,用的cy4e,想把逻辑和软件都下载到EPCS4中。例化了epc4控制核,并且设置了use as regular IO,分配管脚出现如下错误:
cannot place I/O pin data_io[7] with io standar 3.3V lvttl in pin location 11 -- possible switch coupling with io pin epcs_dclk in pin location 12.
data_io[7]是双向数据总线,
不知哪位朋友遇到类似问题,怎么解决,还是cyclone4就不能这样分配管脚。

1.pin 11 有没有3.3V电源?是不是电源冲突?
2.pin 12 有无信号,如果有信号,可能是pin12 与pin11之间会产生干扰,可以调整一下pin 11 的 I/O Maximum  Toggle rate 试一试。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top