微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态机的一个问题

状态机的一个问题

时间:10-02 整理:3721RD 点击:

case state is                                                                                                                          when a =>
         state <= b;
    when b =>
          if (r=0) then
            state <= c;
         end if;
    when others =>
         state <= a;
end case;

上面这个代码在状态为b时,若r=1,下一个状态是保持不变还是变为a

保持不变



   谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top