微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于cmos反相器交流噪声容限问题

关于cmos反相器交流噪声容限问题

时间:10-02 整理:3721RD 点击:
求助各位大神,书上说传输延迟时间越长,交流噪声容限越大。如图,如果提高电源电压,mos管的导通电阻会减小,从而传输延迟也减小,容限应该随之变小啊,为什么这个图交流噪声容限是随电源电压增大而变大



Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top