关于Xilinx FPGA 配置引脚RS(revision select)的问题

时间：10-02 整理：3721RD 点击：

在Master BPI配置模式下，会将FPGA的RS[1:0]和BPI flash的最高两位地址线相连，在实现MultiBoot时进行版本选择。
   我想问的是：
         1，为什么会有RS引脚，直接用地址进行版本选择不行吗?
         2，在WBSTAR(warm boot start address)寄存器里同时有设置RS和Address的比特位，感觉有些重复啊！
   此问题困扰了我很久，求有深入了解的大神指导，不甚感激！

上一篇：求教system verilog DPI 调用C++
下一篇：关于GTH收发器的问题，求解答啊！

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器