有关于verilog中mem的问题

reg[15:0]   MEM[3:0];   

MEM[WADDR_gray] <= WDATA;

assign  #1  RDATA = MEM[RADDR_gray];

这几个语句大概是什么意思呢?

定义了4个16位的寄存器，将WDATA赋值给寄存器?

那RDATA读出来的值是什么值?

期待答案

……求解释……求大神解释

把WDATA 写到MEM[WADDR_gray]地址中，把MEM[RADDR_gray]地址内容读到RDATA

可以把MEM[3:0]看成是一个4*16bit的RAM，这片RAM有4条地址总线，16条数据总线

谢谢！