FPGA通过SRIO发送数据给DSP会出现链路不稳，
时间：10-02
整理：3721RD
点击：
使用V6 FPGA 通过SRIO发送数据给DSP 偶尔会出现FPGA链路发送不了数据给DSP，求大神指点迷津。具体问题就是 IREQ_RDY_N信号会一直为高。
小编您在做fpga和dsp之间的srio通信吗，我也在做。刚把初始化搞定，dsp现在卡在了maintence match id那块，fpga作为从设备，想问问小编，xilinx srio ip和配置时有哪些需要注意的地方。srio中的source id 和 dest_id怎么设置?