微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在时间verilog编码中,什么时候需要用锁存器呢?

在时间verilog编码中,什么时候需要用锁存器呢?

时间:10-02 整理:3721RD 点击:
最近参加笔试的时候,遇到锁存器的问题,百度了一下还是没有理解明白锁存器的实际意义。在实际的verilog编码中,我只知道公司规定要使用完整的if-else等语句避免不必要的锁存器。
那什么时候需要用锁存器呢?

比如:计数器,满足条件+1,当不满足条件时保持之前的计数值,所以需要锁存器,否则下一周期清零了,之前计数的累加不是白费了吗? 明白没?

自己学习去



   恩,明白多了。还是实际例子有说服力,百度的定义说的很死板,有点难理解。谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top